Entegre Tipi Asenkron Sayıcılar
Sayıcı devrelerin çok değisik uygulama alanları olması nedeniyle çok sayıda sayıcı entegresi bulunmaktadır. Sayıcı entegrelerini sınıflandırmadan önce sayıcı entegrelerde bulunan pinleri açıklayalım. Bu pinlerin hepsinin bir entegrede bulunmadığı durumlar olabileceği gibi açıklanmayan farklı girişler de bulunabilir. Burada genel pin fonksiyonları açıklanacaktır.
CPU ve CPD tetikleme girişleri: Sayıcı entegresi, bu iki girişten birinin aktif olmasıyla sayma yönüne karar verir. CPU’nun aktif olmasıyla sayma işlemi yukarı doğru yapılırken CPD’nin aktif olmasıyla sayma işlemi aşağı doğru gerçekleşir.
Ana sıfırlama (master reset –MR): Ana sıfırlama ucu, aktif ‘1’ asenkron girişidir ve sayıcıyı ‘0000’ konumuna getirir. MR=1 olduğu sürece sayıcı ‘0000’ konumunda sabit kalır.
Önkurma girişi (preset ınput): Sayıcıdaki FF’ler, P0-P3 paralel veri girişlerine lojik bilgilerin uygulanması ve PL girişindeki bilginin 1’den 0’a gitmesiyle kurulur. Bu kurma, asenkron önkurma işlemidir ve sayma işlemine üstünlüğe sahiptir. MR=1 olduğu durumda PL’nin hiçbir etkisi yoktur.
Sayma çıkışları: Sayma işleminde oluşan değerler Q0-Q3 arasındaki FF çıkışlarında görülür. Q0 çıkısı LSB, Q3 çıkısı MSB değerini temsil eder.
Hem TTL hem de CMOS veri kataloglarında değişik asenkron sayıcı entegreleri bulmak mümkündür. Şekil 1.15 ve 1.16’da, üretici veri kataloglarında bulunan 74293 entegresi sembolü ve entegreye ait lojik bağlantı görülmektedir. 74293 sayıcı entegresinin çıkış pinlerinde Q0-Q3 olarak isimlendirilen 4 adet çıkış ve Clk1-Clk2 olarak isimlendirilen 2 adet tetikleme girişi mevcuttur. Her bir FF’nin sahip olduğu sıfırlama girişi, bir ‘VEDEĞİL’ kapısının çıkısına bağlı tek hat üzerinde birleştirilmiş ve ‘VEDEĞİL’ kapısının girişleri kontrol için MR1 ve MR2 pinleri hâline getirilmiştir (Sekil 11.46). Kullanıcıya esneklik sağlaması amacıyla entegrenin içindeki FF’ler: Q0 yalnız basına çalışacak şekilde ve Q1-Q3 3-bitlik sayıcı olarak işlem görecek şekilde bağlanmışlardır.
